数字集成电路设计
本课程深入讲解数字系统设计与HDL开发，通过从模块设计到MIPS处理器及SOPC系统的进阶实战，助你构建完整硬件思维，掌握时序优化与系统集成关键能力
25-26EEE339 HDL数字系统设计
Digital System Design with HDL
- 学校
- 西交利物浦大学
- 学院
- School of Advanced Technology
- 专业方向
- EEE · Electrical and Electronic Engineering
- 完整开课代码
- EEE339-2025/26-SEM1
- 开课学年
- 2025/26
课程概览
课程讲解
EEE339 Lecture08
本课程聚焦数字系统时序逻辑核心，通过对比锁存器与触发器的底层差异，深度剖析阻塞与非阻塞赋值的硬件特性，掌握参数化寄存器、移位寄存器及计数器的高效建模方法，助你建立稳健的数字电路设计思维。
25-26EEE339 Lecture07
深入掌握Verilog函数与任务的封装技巧，通过模块化设计实现多路选择器、译码器、编码器及比较器，构建从基础逻辑语法到复杂电路建模的系统思维，夯实数字系统设计基础。
25-26EEE339 Lecture06
深入剖析Verilog编程语句与控制结构，通过if-else、case及循环语句的深度解析，结合多路选择器与优先编码器实战案例，助你掌握从代码逻辑到底层物理电路的映射思维，实现对硬件行为的精准控制。
25-26EEE339 Lecture05
本课程深入解析数字系统建模三大核心工具，从底层的门级原语实例化到描述组合逻辑的连续赋值，再到构建时序逻辑的关键过程语句，通过全加器实战案例，彻底厘清阻塞与非阻塞赋值的底层机理，助力你掌握将设计理念转化为高效硬件架构的专业技能。
25-26EEE339 Lecture04
深入解析Verilog模块化设计核心，从基础模块定义与接口端口声明出发，掌握结构化建模中的实例化连接技巧，并进阶学习参数化设计与generate自动生成构造，助你高效构建复杂、可复用的数字逻辑系统。
25-26EEE339 Lecture03
本课程深入剖析Verilog运算符的核心机制，从算术、位运算到逻辑、移位及拼接，带你掌握如何将逻辑代码映射为底层高效的物理电路，助你精准掌控数据流并构建高质量的数字系统。
25-26EEE339 Lecture02
本课程深度解析Verilog语言的词法约定与数据类型声明，带你掌握标识符命名、代码规范及四种逻辑状态的物理本质，并详述Net、Register、Memory与Parameter的核心用法，助你从底层逻辑构建高效的数字系统。
25-26EEE339 Lecture01
本课程开启数字系统设计的进阶之路，深入讲解硬件描述语言的核心价值与Verilog基础，解析结构化与行为级建模差异，带你掌握从逻辑设计、仿真验证到综合实现的工业级全流程，助你跨越软件思维，建立高效处理逻辑并行性的硬件思维，为后续构建复杂处理器打下坚实基石。
25-26真题讲解
数字系统设计
本课程深度解析数字系统设计核心知识，从管理学职能与任务辨析、Verilog硬件描述语言基础及进阶建模，到计算机流水线数据通路分析与性能指标计算，通过实战案例拆解仿真波形、有限状态机与汇编逻辑，帮助你掌握逻辑电路分析与系统架构设计方法，精准解决硬件设计与性能评估难题，全面构建扎实的数字系统工程思维与实践开发能力。
24-25EEE339 24-25_F 期末考试卷
EEE339 24-25 期末考试卷
24-25